Выбор логической структуры процессора

                Рис.2. Принципы совмещения выполнения команд.

                                          Команды                   от ОП

               Буферы    ┌───────────┬──────────────┐       ┌────────────

               команд ┌──┴──┐     ┌──┴──┐       ┌───┴───────┴────┐

                      ├─────┤     ├─────┤       │Сверхоперативная├───────

                      ├─────┤     ├─────┤       │буферная память │   к ОП

                      ├─────┤     ├─────┤       │ (кэш-память)   ├──┬────

                      └──┬──┘     └──┬──┘       └───┬────────────┘  │

              ┌ ─ ─ ─ ─ ─│─ ─ ─ ─ ─ ─│─ ─ ─ ─ ─ ┐   │ Операнды      │

                 ┌───────┴───────────┴───────┐      │  ┌─────────┐  │

           ┌──┼──┤      Регистр команд       ├──┼───┼──┤Локальная│  │

           │     └───────┬───────────────────┘      │  │ память  │  │

           │  │          │                      │   │  └──┬────┬─┘  │

           │    БВК      │           ┌──────────────┼─────┤    │    │

           │  │    ──────┴────   ────┴──────    │   │     │    │    │

           │            Адресный сумматор           │     │    │    │

           │  │      ──────────┬──────────      │   │     │    │    │

           │  └ ─ ─ ─ ─ ─ ─ ─ ─│─ ─ ─ ─ ─ ─ ─ ─ ┘   │     │    │    │

           │                   ├────────────────────┼─────┘    │    │

           │  ┌ ─ ─ ─ ─ ─ ─ ─ ─│─ ─ ─ ─ ─ ─ ─ ─ ┐   │          │    │

           │     ┌─────────────┴─────────────┐      │          │    │

           │  │  │      Регистр адреса       │  │   │          │    │

           │     └─────────────┬─────────────┘      │          │    │

           │  │                └────────────────┼───┼──────────┼────┘

           │    БВО            ┌────────────────────┤     ┌────┤

           │  │                │                │ ┌─┴─────┴─┐  │

           │     ┌─────────────┴─────────────┐    │Буферная │  │

           │  │  │      Регистр операнда     │  │ │ память  │  │

           │     └─────────────┬─────────────┘    │операндов│  │

           │  └ ─ ─ ─ ─ ─ ─ ─ ─│─ ─ ─ ─ ─ ─ ─ ─ ┘ └─┬───────┘  │

           │                   ├────────────────────┘          │

           │  ┌ ─ ─ ─ ─ ─ ─ ─ ─│─ ─ ─ ─ ─ ─ ─ ─ ┐              │

           │             ┌─────┴─────┐   ┌─────────────────────┤

           │  │  ┌───────┴───┐  ┌────┴───┴──┐   │              │

           │     │ Регистр 1 │  │ Регистр 2 │                  │

           │  │  └───────┬───┘  └────┬──────┘   │              │

           │             │           │                         │

           │  │   ───────┴────   ────┴───────   │              │

           └────────        Сумматор                           │

              │      ──────────┬───────────     │              │

                     ┌─────────┴──────────┐                    │

              │ АЛУ  │ Регистр результата ├─────┼──────────────┘

                     └────────────────────┘

              └ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ┘

              Рис.3. Структурная схема процессора с совмещением

                     выполнения команд.

         ВЫБОР АЛГОРИТМА И ВРЕМЕННЫХ ДИАГРАМ ВЫПОЛНЕНИЯ ОСНОВНЫХ ОПЕРАЦИЙ.

            Оценим длительность основных операций, имеющих наибольшую

       встречаемость (вес) и потому определяющих производительность

       процессора (табл.2). Будем делать оценку времени выполнения (Т)

       команды в количестве машинных тактов (Тм).

            1) Загрузка (регистр-регистр):

            ┌────────┬────┬────┐

            │  КОП   │ R1 │ R2 │     L R1,R2      (R2) = (R1)

            └────────┴────┴────┘

            0                 15

            По команде LR производится выборка из регистра второго операнда

       и запоминание полученного значения в регистре первого операнда, с

       одновременным уничтожением его исходного содержимого.

              RK   BO   ЗР           Т = 3*Тм

            └────┴────┴────┘         Т =

            2) Загрузка (память-регистр):

            ┌────────┬────┬────┬────┬────────────┐

            │  КОП   │ R1 │ Х2 │ В2 │     D2     │   L R1,D2(X2,B2)

            └────────┴────┴────┴────┴────────────┘   {D2+(X2)+(B2)}=(R1)

            0                                   31

            Команда L производит пересылку полного слова по адресу

       D2+(X2)+(B2) из основной памяти в регистр общего назначения R1.

              РK   АО   BO   ЗР           Т = 4*Тм + Тп

            └────┴────┴----┴────┘         Т =

            3) Запоминание (регистр-память):

            ┌────────┬────┬────┬────┬────────────┐

            │  КОП   │ R1 │ Х2 │ В2 │     D2     │   ST R1,D2(X2,B2)

1	2	3	4	5	6	7